En juin 2025, IBM a dévoilé une feuille de route quantique tolérante aux fautes mise à jour, avec le processeur Loon comme premier jalon matériel. Loon encode 2 qubits logiques à partir d'environ 100 qubits physiques à l'aide d'un code de correction d'erreurs compact dont les exigences matérielles sont similaires au gross code d'IBM (code bicyclette bivarié / qLDPC), bien qu'à plus petite échelle.

Points techniques clés de Loon :

• 2 LQ depuis ~100 qubits physiques — code compact, pas le gross code complet
• Coupleur à six voies : un qubit central connecté via des coupleurs accordables à 6 qubits voisins, avec faible diaphonie et haute fidélité
• C-coupleurs jusqu'à 16–20 mm de longueur pour la connectivité non-locale des qubits, maintenant de faibles taux d'erreur et des temps de cohérence de plusieurs centaines de microsecondes
• Tests de décodeur en temps réel pour la future implémentation du gross code

Loon constitue la base de l'architecture modulaire tolérante aux fautes d'IBM, qui progresse à travers Kookaburra (2026, 1 bloc gross code), Cockatoo (2027, 24 LQ), Starling (2028, ~200 LQ test) et le Starling tolérant aux fautes à grande échelle (2029, ~200 LQ / 100 millions de portes). Le gross code d'IBM encode 12 qubits logiques par bloc à partir de 288 qubits physiques — soit environ un dixième de la surcharge du code de surface — permettant un passage à l'échelle pratique vers la tolérance aux fautes.