2025年6月，IBM发布了更新的容错量子路线图，以Loon处理器作为首个硬件里程碑。Loon采用紧凑型纠错码，从约100个物理量子比特中编码2个逻辑量子比特，其硬件需求与IBM的Gross Code（双变量自行车码 / qLDPC）相似，但规模更小。
Loon的关键技术亮点：
- 2 LQ（来自约100个物理量子比特）——紧凑型纠错码（非完整Gross Code）
- 六路耦合器：一个中央量子比特通过可调耦合器与6个相邻量子比特相连，展示低串扰和高保真度
- 长达16–20 mm的C耦合器，用于非局域量子比特连接，保持低错误率和数百微秒的相干时间
- 针对未来Gross Code实现的实时解码器测试
Loon是IBM模块化容错架构的基础，路线图依次推进至Kookaburra（2026年，1个Gross Code块）、Cockatoo（2027年，24 LQ）、Starling（2028年，约200 LQ测试），以及大规模容错Starling（2029年，约200 LQ / 1亿量子门）。IBM的Gross Code每块以288个物理量子比特编码12个逻辑量子比特——开销仅为表面码的约十分之一——使向容错的实际扩展成为可能。