IBM Loon: 2 logische Qubits — Erster Schritt auf dem fehlertoleranten Fahrplan

IBM kündigte den Loon-Prozessor (2025) als ersten Meilenstein seines fehlertoleranten Fahrplans an: 2 logische Qubits in ~100 physikalischen Qubits kodiert, mit einem auf qLDPC (Gross Code) basierenden kompakten Code — auf dem Weg zu 200 LQ bis 2029.

Im Juni 2025 stellte IBM einen aktualisierten fehlertoleranten Quanten-Fahrplan vor, mit dem Loon-Prozessor als erstem Hardware-Meilenstein. Loon kodiert 2 logische Qubits aus etwa 100 physikalischen Qubits mithilfe eines kompakten Fehlerkorrekturcodes mit ähnlichen Hardwareanforderungen wie IBMs Gross Code (bivariate Fahrrad- / qLDPC-Code), jedoch in kleinerem Maßstab.

Wichtige technische Highlights von Loon:

2 LQ aus ~100 physikalischen Qubits — kompakter Code, kein vollständiger Gross Code
Sechswege-Koppler: ein zentrales Qubit, das über abstimmbare Koppler mit 6 benachbarten Qubits verbunden ist, mit geringem Übersprechen und hoher Fidelität
C-Koppler bis zu 16–20 mm Länge für nicht-lokale Qubit-Konnektivität, mit niedrigen Fehlerraten und Kohärenzzeiten von mehreren hundert Mikrosekunden
Echtzeit-Decoder-Tests für die zukünftige Gross-Code-Implementierung

Loon bildet das Fundament von IBMs modularer fehlertoleranter Architektur, die sich über Kookaburra (2026, 1 Gross-Code-Block), Cockatoo (2027, 24 LQ), Starling (2028, ~200 LQ Test) und den großskaligen fehlertoleranten Starling (2029, ~200 LQ / 100 Millionen Gates) erstreckt. IBMs Gross Code kodiert 12 logische Qubits pro Block aus 288 physikalischen Qubits — etwa ein Zehntel des Overheads von Surface Code — und ermöglicht so die praktische Skalierung in Richtung Fehlertoleranz.